알림
|
도대체 반도체가 뭐냐? (feat. 삼송)
페이지 정보
작성일
2024.06.25 18:19
본문
반도체 특강 기사를 연재하다 보니 반도체가 뭐냐 하는 근원적인 질문을 자주 받게 돼.
도체나 부도체 같이 물질의 특성을 이야기하는 게 아니라면 대부분 우리가 말하는 반도체는 전자제품에 쓰이는 반도체 소자를 이야기하는 거야.
그리고 그 반도체 소자는 트랜지스터를 모아 놓은 거고, 작은 칩 안에 얼마나 많은 트랜지스터를 집적시키느냐 하는 경쟁이 곧 기술 경쟁이야.
이 트랜지스터의 발전 과정을 이해해 놓으면 반도체 관련 기사를 보는데 아주 유용해.
내 벗들이 반도체에 대해 아무 것도 모른다고 가정하고 최대한 쉽게 설명을 한 번 해 볼게.
반도체 소자를 두 개 붙여서 전류가 한 쪽으로만 흐르게 만든 게 다이오드고, 세 개를 나란히 붙여서 전류의 흐름을 원하는 대로 조정하는 게 트랜지스터, 그 중에서도 양극성 접합 트랜지스터 (BJT)라고 해.
(PN접합 같이 굳이 몰라도 사는데 아무 지장 없는 이야기는 여기서 안 하는 걸로 하자.)
이 트랜지스터의 구조를 실리콘 원판 위에 두 종류의 반도체 층을 형성한 뒤, 그 위에 금속을 올리는 형태로 바꾼 게 모스펫(MOSFET : 금속 산화막 반도체 전계효과 트랜지스터)이야.
이름이 어렵지.
그냥 전계효과 트랜지스터라고 이해하고 모스펫이라고 부른다는 것만 기억하면 돼.
왜 이게 중요하냐면 지금 나오는 거의 모든 반도체의 기본 구조가 모스펫이니까.
이 모스펫을 얼마나 작고 싸게 만드느냐가 나노 공정 기술 경쟁의 핵심이야.
모스펫은 소스, 드레인, 게이트로 이뤄지는데 소스에서 드레인으로 가는 전류를 게이트가 통제하는 거야.
이 중에서 제일 중요한 게 게이트야.
이걸 얼마나 작고 효율적으로 만드느냐가 10나노, 7나노, 3나노를 결정하는 거야.
간단히 말하면 이 게이트의 폭을 기준으로 저 나노 공정의 숫자가 바뀌는 거지.
모스펫의 구조는 크게 세가지야.
처음엔 납작한 형태인 플래너(Planar)구조를 사용했는데 미세화 과정에서 핀펫(FinFET)구조로 바뀌었고, 지금은 이게 대세야. 핀펫은 전류가 통하는 채널을 생선 지느러미처럼 위로 길게 뽑아 올린 모습인데, 게이트가 채널의 세 면과 닿아서 효율이 좋아.
여기서 조금 더 발전한 게 채널의 네 면을 모두 감싸는 형태인 게이트 올 어라운드(GAA) 구조야. 멀티브리지 채널이라고 해서 MBCFET이라는 것도 있는데 기본 구조는 비슷해.
GAA를 이용하면 평면 타입보다 같은 공간에서 채널 면적이 몇 배 이상 넓어지기 때문에 채널의 전류를 관리하는데 더욱 효과적이지.
여기까지 잘 따라오고 있나?
정리하자면 트랜지스터를 칩위에 모아 놓은 게 반도체 소자고, 칩에 그려지는 트랜지스터는 모스펫 구조야. 그 모스펫은 지금 핀펫을 주고 쓰는데, 차세대 기술이 GAA라는 거지.
TSMC가 지금 양산하고 있는 최신 공정이 3나노야.
여기에 핀펫을 쓰고 있지.
삼성전자는 3나노에 GAA를 쓰고 있어..
여기까지만 들으면 삼성전자가 TSMC보다 기술력이 더 좋은 것 같잖아.
그렇지가 않아.
TSMC가 3나노에서 GAA를 쓰지 않는 건 할 줄 몰라서가 아니라 GAA는 아직 수율이나 품질에 문제가 있기 때문이야.
TSMC는 이걸 연구소 차원에서 해결한 후 2나노부터 적용할 예정이야.
삼성전자는 나노기술 경쟁에서 앞서 나가야 한다는 강박 때문인지, TSMC보다 더 나은 기술을 쓴다는 걸 자랑하고 싶었던 건지, 아직 안정화되지 않은 GAA를 3나노 양산에 적용해 버린 거지.
수율이라는 게 있어.
웨이퍼 하나에서 공정이 다 끝난 후 몇 개의 칩이 살아 남는지를 계산하는 거지.
300mm 웨이퍼 하나에 대략 300개 정도의 칩을 그려 넣거든.
그런데 생산 공정 중에 웨이퍼 위에 먼지 하나만 떨어져도 그 칩을 못 쓰게 된다고 해서 방진복 입고 일하잖아.
중간에 그런 식으로 불량이 많이 생겨.
수율이 50%면 300개 중에 150개 밖에 못 쓰고 나머진 버린다는 거야.
그 버려지는 150개가 아까운 이유는 그걸 못 팔아서도 있지만, 그 불량품 역시 그동안 공정을 다 진행했다는 거지.
거기에 쓰인 시간과 재료가 얼마나 아까워.
수율은 회사마다 기밀사항이라 정확하진 않는데, TSMC는 3나노의 경우 대략 70% 정도 된다고 해.
그럼 삼성전자는?
난 못해도 50% 정도는 되지 않을까 생각했는데, 외신들은 20%밖에 안된다고 이야기하고 있어.
그래서 삼성 휴대폰에 들어가는 삼성의 AP인 엑시노스조차 삼성 3나노 공정에서 생산하기 어렵단 이야기가 나와.
그 결과는?
애플, 퀄컴, 미디어텍, 브로드컴… 아무튼 팹리스 업계의 큰 손들은 모두 TSMC에 생산을 맡기고 있어.
삼성은?
중국의 코인 채굴 회사가 주문했다는 이야기 말고는 아직 들어본 게 없어.
삼성전자가 3나노 GAA를 안정화시키고, 수율을 최소 60% 이상으로 올리기 전에는 그 어떤 팹리스 회사도 삼성전자에 3나노 파운드리를 맡길 생각을 안할 거야.
3나노를 하고 2나노를 하고 1.8나노를 먼저 하는 게 중요한 게 아니라, 최신 공정의 반도체를 제대로 만드는 게 중요한 거야.
TSMC가 파운드리 가격을 계속 올리고 있고, 캐파도 부족해서 TSMC에서 떨어져 나온 고객사들이 삼성전자로 발길을 돌릴 수 있다는 희망 섞인 이야기를 하는 전문가들이 많이 보여서 오늘 좀 길게 이야기 했어.
출 :오마이뉴스에 [대통령을 위한 반도체 특별과외]와 [이봉렬 in 싱가포르]를 연재하고 있으신 이봉렬 님 글
Just the way you are.. 지금 그대로의 당신.. 이미 충분히 아름답습니다 :) Peace & joy to all !!! https://www.seyaspacestudio.com/
-
등록일 어제 22:51
-
등록일 어제 18:18
-
등록일 어제 18:02
-
등록일 어제 10:19
-
등록일 06.27 16:29
-
등록일 06.27 00:50
-
등록일 06.26 16:55
-
등록일 06.26 10:29
-
등록일 06.26 10:26
-
등록일 06.25 18:19
Just the way you are.. 지금 그대로의 당신.. 이미 충분히 아름답습니다 :) Peace & joy to all !!! https://www.seyaspacestudio.com/
댓글 8
/ 1 페이지
사람만이희망이다님의 댓글의 댓글
@아침소리님에게 답글
하게는 너무 과열 중이라서.. 자게로 올렸습니다 ㅎㅎ
니파님의 댓글
메모리랑 시스템을 나눠서 봐야 되지 않을까 싶습니다.
게다가 삼성이 끼면 항상 팹과 팹리스 구별이 힘들어지기도 하구요. (둘다 하니까요..)
게다가 삼성이 끼면 항상 팹과 팹리스 구별이 힘들어지기도 하구요. (둘다 하니까요..)
회로쟁이님의 댓글
반도체는 도체의 상태와 부도체의 상태를 임의로 제어할 수 있는 소자를 반도체라 설명하는 것이 쉬울 것 같습니다.
트랜지스터, MOSFET(FINFET, GAA)은 3개의 단자가 있어 특정 하나의 단자에 전기적 신호를 이용하여
다른 두 단자 사이의 특성을 도체/부도체 상태(즉 전기가 흐를 수 있는 상태와 전기하 흐르지 못하는 상태)로 제어할 수 있는 소자 입니다.
이를 이용하여 복잡한 시스템반도체도 만들고, MOSFET와 커패시터를 이용하여 DRAM도 만드는 것입니다.
이 트랜지스터를 얼마나 작게 만드는가가 3nm, 5nm 하는 숫자라고 생각하면 될 것 같네요
트랜지스터, MOSFET(FINFET, GAA)은 3개의 단자가 있어 특정 하나의 단자에 전기적 신호를 이용하여
다른 두 단자 사이의 특성을 도체/부도체 상태(즉 전기가 흐를 수 있는 상태와 전기하 흐르지 못하는 상태)로 제어할 수 있는 소자 입니다.
이를 이용하여 복잡한 시스템반도체도 만들고, MOSFET와 커패시터를 이용하여 DRAM도 만드는 것입니다.
이 트랜지스터를 얼마나 작게 만드는가가 3nm, 5nm 하는 숫자라고 생각하면 될 것 같네요
아침소리님의 댓글