TSMC 2nm 수율 6% 증가
알림
|
페이지 정보
작성일
2024.12.04 10:07
본문
TSMC 엔지니어는 최근 6 % 증가한 2nm 수율을 자랑.
TSMC의 N2는 상당한 전력 감소, 성능 향상 및 트랜지스터 밀도를 약속하는 GAA (gate-all-around) 나노 시트 트랜지스터를 사용하는 회사 최초의 제조 공정이 될 것입니다. 특히 TSMC의 GAA 나노 시트 트랜지스터는 3nm FinFET 트랜지스터보다 작을뿐만 아니라 향상된 정전기 제어를 제공하고 성능을 저하시키지 않으면 서 누출을 줄임으로써 더 작은 고밀도 SRAM 비트 셀을 가능하게합니다. 이들의 설계는 임계 전압 튜닝을 향상시켜 안정적인 작동을 보장하고 로직 트랜지스터 및 SRAM 셀의 추가 소형화를 가능하게합니다. 그러나 TSMC는 적절한 수율로 완전히 새로운 트랜지스터를 생산하는 방법을 배워야합니다.
-------------------
이상 기사 발췌.
GAA 를 삼성에서 먼저 상용화 한걸로 알고 있는데, TSMC에서 앞서 가나 보군요.
기사에 잼있는게, Dr. Kim 엔지니어가 나옵니다. 😳
댓글 11
/ 1 페이지
Nalto님의 댓글의 댓글
@풍사재하님에게 답글
3nm 가 다르고, 2nm 부터는 삼성과 똑같이 GAA 로 간다는 이야기입니다.
ASTERISK님의 댓글
저거 x에 올린거던데 애초에 저 사람이 tsmc직원이며 저런 소식을 공표할수 있는 사람인지 궁금하더군요
맛스타오렌지님의 댓글의 댓글
@ASTERISK님에게 답글
그러게요. 좀 애매합니당.
김박사 X 보는데, 진짜 TSMC 직원같기도 한데, 저렇게 사진 공개 되는지도 이상하고.
기사 작성자는 이분야 잘하는 사람같은데, 혼동되네요.
https://x.com/I_loves_deep_nn
김박사 X 보는데, 진짜 TSMC 직원같기도 한데, 저렇게 사진 공개 되는지도 이상하고.
기사 작성자는 이분야 잘하는 사람같은데, 혼동되네요.
https://x.com/I_loves_deep_nn
태태아빠님의 댓글
수율에 대한 비용을 고객에게 전가하네요? 얼마에 반도체 몇개 만들어줘가 아니라. 웨이퍼 몇개 찍어줘 인가 보군요.
HTTR님의 댓글의 댓글
@태태아빠님에게 답글
네 팹하고 고객의 계약은 칩이 아니라 웨이퍼로 계약하거든요.
그래서 수율이 낮으면 칩당 가격이 올라가요.
삼성 3나노에 퀄컴 애플 브로드컴 다 떨어져나간 게 40-50% 정도로 추정되는 수율때문이죠.
그래서 수율이 낮으면 칩당 가격이 올라가요.
삼성 3나노에 퀄컴 애플 브로드컴 다 떨어져나간 게 40-50% 정도로 추정되는 수율때문이죠.
태태아빠님의 댓글의 댓글
@HTTR님에게 답글
그렇군요. 고객이 너 수율 낮으니 다른데와 계약할께가 가능한 이유군요.
Nalto님의 댓글
기사 내용이 전혀 영양가가 없네요.
0% -> 6% 되었어도 6% 개선이고, 50 -> 56% 도 6% 개선이죠.
설마 TSMC 가 0% -> 6% 된 걸 가지고 언급하진 않았을 것 같긴 한데, TSMC 의 GAA 는 정말 궁금하네요.
0% -> 6% 되었어도 6% 개선이고, 50 -> 56% 도 6% 개선이죠.
설마 TSMC 가 0% -> 6% 된 걸 가지고 언급하진 않았을 것 같긴 한데, TSMC 의 GAA 는 정말 궁금하네요.
풍사재하님의 댓글
반도체 집적 방식이 삼성과 다르다고 했는데
삼성 gaa 집적 방식은
실패네요
그럼에도
tsmc 반도체 역량에 뒤쳐지는 것을
고임금 저노동시간으로
핑계되는 현실입니다