TSMC 2나노 공정 첫 적용! AMD ‘Venice’ EPYC 프로세서, 내년 정식 출시 예정
미국·대만 협력의 결정판, AMD, 5세대 EPYC ‘Venice’로 2nm HPC 시대 연다

​

AMD가 세계 최초로 TSMC의 2nm 공정 기술을 적용한 고성능 컴퓨팅(HPC) 제품 ‘Venice’ EPYC 프로세서 테이프아웃 및 작동 검증에 성공했다. 이로써 AMD는 차세대 데이터센터 CPU 로드맵의 중요한 이정표를 세우며, 본격적인 2nm 시대의 개막을 예고했다.

AMD(CEO 리사 수 박사)는 2nm 공정 기반 차세대 EPYC™ 프로세서 ‘Venice’가 TSMC의 첨단 N2 공정을 활용한 업계 최초의 고성능 컴퓨팅(HPC) 제품으로 테이프아웃(tape-out) 및 칩 구동에 성공했다고 22일 밝혔다.  

이번 성과는 AMD와 TSMC 간 반도체 아키텍처 및 제조공정 공동 최적화에 기반한 협력의 결정체로, 향후 고성능 서버·데이터센터 시장에서의 기술 우위를 확실히 다지는 계기가 될 전망이다. AMD는 또한 미국 애리조나에 위치한 TSMC의 신규 반도체 생산 시설(Fab 21)에서 자사의 5세대 EPYC 프로세서도 성공적으로 검증 완료했다고 전했다.  

출처 : 엠투데이(https://www.autodaily.co.kr)​