해외 기사를 번역한 것이므로 오역이 있을 수 있습니다. 

https://hothardware.com/news/amd-zen-6-performance-monitor-counters

AMD, 첫 공식 문서에서 새로운 Zen 6 상세 정보 공개

지난 수요일, AMD는 코드명 '모르페우스(Morpheus)'로 알려진 차세대 젠 6 CPU 아키텍처에 대한 첫 번째 공식 기술 문서를 조용히 게시했습니다. 이 문서는 향후 아키텍처의 눈에 띄는 변화들에 대한 초기 통찰을 제공합니다. AMD가 아직 젠 6 제품을 공식적으로 발표하지는 않았지만, 이 문서는 차세대 코어가 나아갈 방향에 대해 강력한 힌트를 주고 있습니다.

"AMD Family 1Ah Model 50h–57h 프로세서를 위한 성능 모니터 카운터"라는 제목의 이 문서는 2025년 12월 17일에 공개되었으며, 문서상의 날짜는 12월 12일입니다. x86 마이크로아키텍처 전문가인 InstLatX64가 X(구 트위터)에서 이를 처음 발견했으며, 성능 카운터 목록에 숨겨진 몇 가지 흥미로운 새로운 기능들을 강조했습니다.

이 문서는 마케팅 기능보다는 성능 모니터링에 초점을 맞추고 있음에도 불구하고, 세 가지 주요 관심 사항을 드러내고 있습니다: FP16 실행 지원, 새로운 메모리 프로파일러 IBS 메커니즘, 그리고 최대 6개의 정수 스케줄러 도메인의 증거입니다.

더 빠른 AI 처리를 위한 FP16 실행 지원

문서에서 가장 명확하게 추가된 내용 중 하나는 스칼라 및 팩트(packed) 형식 모두에 대한 FP16(16비트 부동 소수점) 데이터 유형의 명시적 지원입니다. FP16은 AI, 머신러닝 및 기타 혼합 정밀도 워크로드에서 점점 더 중요해지고 있으며, 정밀도를 낮춤으로써 결과에 큰 부정적 영향 없이 성능과 효율성을 획기적으로 향상시킬 수 있습니다.

우리는 이미 오픈 소스 GNU 어셈블러(Gas) 패치에 이 내용이 포함된 것을 보고 지원을 예상하고 있었지만, 이번 문서는 AMD로부터 직접 확인된 명백한 증거입니다. 젠 6 CPU 성능 카운터에 FP16 지원이 공식적으로 등장했다는 것은 CPU 측면에서 완전한 네이티브 FP16 처리가 가능함을 시사하며, AI 추론, 특정 유형의 미디어 처리, 낮은 정밀도를 허용하는 과학적 워크로드에서 최대 2배의 성능 향상을 제공할 수 있습니다.

새로운 '메모리 프로파일러' IBS 이벤트

또한 이 문서는 "메모리 프로파일러 IBS"라고 명명된 새로운 카테고리의 명령 기반 샘플링(IBS) 이벤트를 소개합니다. IBS는 명령어가 파이프라인을 통과할 때 개별 명령어를 샘플링하여 개발자가 성능 병목 지점을 정확히 찾아낼 수 있도록 돕는 AMD의 하드웨어 메커니즘입니다.

여기서 새로운 점은 메모리 프로파일러 IBS가 기존 IBS 기능의 단순한 확장이 아니라, 메모리 동작에 특화된 별도의 샘플링 메커니즘으로 보인다는 것입니다. 카운터에는 태그된 명령어, 리타이어먼트(retirement) 추적, 롤오버 동작 및 필터링 등이 설명되어 있으며, 이는 개별 명령어가 메모리 서브시스템과 어떻게 상호작용하는지 관찰하기 위해 설계된 전용 하드웨어의 신호입니다.

이는 젠 6가 명령어 수준의 상세한 메모리 프로파일링에 더 큰 비중을 두고 있음을 시사하며, 현대 워크로드에서 메모리 지연 시간, 대역폭 및 대기열 경합의 중요성이 커지고 있음을 반영합니다. 게임과 AI 모두 연산이나 I/O 이전에 메모리 성능에 의해 제한되는 경우가 많으므로, 이 변화는 AMD가 개발자들에게 젠 6에서 메모리 액세스를 진정으로 최적화할 수 있는 도구를 제공하고 있음을 의미합니다. 이는 주로 컴파일러 제작자나 하이퍼스케일러 기업들에게 큰 관심사겠지만, 잠재적으로 세 가지 추가 사항 중 가장 중요한 부분일 수 있습니다.

6개의 정수 스케줄러에 대한 증거

가장 설명하기 까다롭지만 흥미로운 발견은 성능 카운터가 IntSq0부터 IntSq5까지 라벨이 붙은 6개의 별도 정수 스케줄러 토큰 도메인을 참조한다는 점입니다. AMD가 코어 블록 다이어그램을 공개하지는 않았지만, 이는 이전 젠 설계보다 더 분할되거나 클러스터링된 정수 백엔드를 강력하게 암시합니다. 직계 조상인 젠 5는 6개의 ALU를 관리하는 단일 정수 스케줄러를 가지고 있습니다. 이 설계는 효율적이고 유연하지만, 스케줄러가 넓고 깊어질수록 웨이크업(wakeup) 및 선택 로직이 더 느려지고 뜨거워지며 전력 소모가 많아지는 비용이 발생합니다. 이는 아웃오브오더(out-of-order) 프로세서 설계에서 잘 알려진 문제입니다.

하나의 통합된 정수 스케줄러에 의존하는 대신, 젠 6는 정수 스케줄링 자원을 여러 독립적인 도메인으로 나눌 수 있습니다. 잠재적으로 6개의 ALU를 위한 6개의 별도 스케줄러가 있을 수 있습니다. 이는 확장성을 개선하고, 경합을 줄이며, 더 넓고 복잡한 코어에서 디스패치 및 실행을 더 잘 관리하는 데 도움이 될 수 있습니다. 특히 하나의 ALU가 메모리 관련 지연으로 포화 상태가 되더라도 전체 정수 백엔드가 멈추지 않게 합니다. 또한 코어의 해당 부분에서 클록과 전압을 더 미세하게 조정할 수 있어 전력 효율성에도 도움이 될 수 있습니다.

물론 이것이 순수하게 이득만 있는 것은 아닙니다. 만약 그랬다면 인텔과 AMD는 통합 스케줄링으로 옮겨가지 않았을 것입니다. 분할된 스케줄러는 하드웨어에서 우수한 디스패치 휴리스틱, 더 나은 컴파일러 인지 능력, 그리고 잠재적으로 스케줄러 도메인 간의 동적 조향이나 이동이 필요합니다. 간단히 말해 훨씬 더 복잡한 설계이며, 역사적으로 이득이 되는 교환으로 여겨지지 않았으나, 오늘날의 워크로드와 프로세서 설계 환경에서는 새로운 국면을 맞이하고 있습니다.

AMD가 아직 젠 6를 공식적으로 상세히 설명하지 않았고, 성능 카운터 문서가 최종 판매용 실리콘과 반드시 일대일로 일치하는 것은 아닙니다. 그럼에도 불구하고 이는 젠 6의 내부 설계에 대한 가장 초기적이고 구체적인 자사 기술 증거입니다. FP16 지원, 강화된 메모리 프로파일링, 그리고 잠재적으로 재설계된 정수 백엔드를 고려할 때, 젠 6 '모르페우스' 아키텍처는 단순한 점진적 업데이트 이상의 것이 될 것으로 보입니다.

이는 젠 6가 오리지널 젠에서 젠 2로 넘어갔을 때만큼이나 큰 도약이 될 것이라는 이전의 유출 및 루머와 일치합니다. 인텔의 노바 레이크(Nova Lake) 또한 애로우 레이크(Arrow Lake)에서 비슷한 수준의 큰 진전을 보여줄 것으로 예상되므로, 내년 말에는 거인들의 엄청난 대결이 펼쳐질지도 모릅니다.