반도체 공정은 과연 1nm의 벽을 뚫을까요?
알림
|
페이지 정보
작성일
2024.11.26 18:47
본문
짤은 반도체 양산하는 3개사의 로드맵(이자 희망회로?..)
20년전만해도 데탑 CPU들은 매년 업글되는게 체감이 됬는데 요즘은 고사양 겜 아니면 체감도 들하고 오히려 열만 많이 나오다보니 인텔은 위대한 영도자에서 독점으로 헤쳐먹은 개객기로 나락가버렸죠...(리싸 쑤님 사뢍합니다)
근데 현재는 저 로드맵도 제대로 따라가는건 TSMC뿐인디 과연 10년안에 인간이 반도체 공정 1nm를 뚫을수 있을까요?
집적도가 너무 높아지면 전자가 흐르지 말아야 할 회로에도 지 맘대로 넘나들면서 트랜지스터가 제기능을 못한다고 들었는데(양자 터널링 뭐시기 효과) 과연 피코미터 시대가 내가 죽기전까지 올지....
댓글 9
/ 1 페이지
FactViolence님의 댓글의 댓글
@Java님에게 답글
ㅜㅜ. 실제로는 5나노에서 계속 노는 꼴이군요. 무슨 관측에 따라 결과가 변하는것도 아니고 3나노라고 뻥을 치다니...
웰빙고기님의 댓글
20년 전이면 인텔의 발열이 답도 없을 시기라 요즘과 얼추 비슷하네요
코어2 나오기 이전 하이퍼쓰레기, 프레스핫이라 불렸던게 아직 기억이 나네요
코어2 나오기 이전 하이퍼쓰레기, 프레스핫이라 불렸던게 아직 기억이 나네요
FactViolence님의 댓글의 댓글
@웰빙고기님에게 답글
여보. 아버님댁에 프레스캇 놔드려야 겟어요~
근데 코어2듀오는 진짜 광고처럼 여러개 작업 돌려도 괜첞았죠 ㅋㅋ. 제 첫 조립식 컴터에 들어있던 녀석.
근데 코어2듀오는 진짜 광고처럼 여러개 작업 돌려도 괜첞았죠 ㅋㅋ. 제 첫 조립식 컴터에 들어있던 녀석.
화니75님의 댓글
구리 원자의 크기(지름)가 대략 0.3nm 정도 됩니다. 선폭이 1nm 이하로 내려가면 구리 원자를 제대로 배치하기도 힘든 상황이 되는 거죠. 사실상 어렵다고 보셔야 할 듯요...
molla님의 댓글
이미 오래 전부터 실제 크기와 별개로 이야기하고 있었습니다.
공정이 바뀌고, 효율이 일정 이상 오를 때 마다 한 세대가 바뀌었다고 하는 마케팅 용어라고 하지요.
공정이 바뀌고, 효율이 일정 이상 오를 때 마다 한 세대가 바뀌었다고 하는 마케팅 용어라고 하지요.
6K2KNI님의 댓글
실리콘 원자 하나의 크기가 1옹스트롬 = 0.1나노미터입니다.
1나노면 실리콘 원자 10개 수준입니다. 아무리 단결정이라고 해도 이 정도가 되면 전자가 흐르기 쉽지 않습니다.
과거에는 FET라는 트랜지스터의 GATE라고 하는 전극의 선폭을 가지고 공정의 지표로 삼았는데
FinFET 이후부터는 게이트 사이의 최소 간격을 말합니다.
게이트와 게이트 사이에는 전기가 흐르지 않기 때문에 전압만 낮추면 아주 가깝게 붙일 수 있게 됩니다.
그래도 전기가 다른 게이트로 넘어가면 안되니까 그 정도 수준으로 가깝게 만드는 건 좁은 게이트 틈으로 전기가 흐르는 것보다 수월하죠.
이러면서 반도체 공정 기술 지표를 의미하는 숫자의 의미가 바꼈습니다.
인텔이 18A 16A 하는게 18옹스트롬 16옹스트롬 하는건데 이것도 역시 게이트 간격을 말합니다.
1나노면 실리콘 원자 10개 수준입니다. 아무리 단결정이라고 해도 이 정도가 되면 전자가 흐르기 쉽지 않습니다.
과거에는 FET라는 트랜지스터의 GATE라고 하는 전극의 선폭을 가지고 공정의 지표로 삼았는데
FinFET 이후부터는 게이트 사이의 최소 간격을 말합니다.
게이트와 게이트 사이에는 전기가 흐르지 않기 때문에 전압만 낮추면 아주 가깝게 붙일 수 있게 됩니다.
그래도 전기가 다른 게이트로 넘어가면 안되니까 그 정도 수준으로 가깝게 만드는 건 좁은 게이트 틈으로 전기가 흐르는 것보다 수월하죠.
이러면서 반도체 공정 기술 지표를 의미하는 숫자의 의미가 바꼈습니다.
인텔이 18A 16A 하는게 18옹스트롬 16옹스트롬 하는건데 이것도 역시 게이트 간격을 말합니다.
Java님의 댓글
그리고 지금의 나노 공정은 실제 회로 선폭이 아니라 감성적(?) 선폭이랍니다.
3나노 절대 아니죠.
대략 5~7나노쯤 되는걸 이래저래해서 3나노 급이라고 우기는 거라고 알고 있어요.
이게 또 나름 합리적(?)이라 다들 인정하는 분위기이고요.