(체계적이지 않은) HDL (verilog,systemverilog) 개발자의 툴 몇가지.

페이지 정보

322 조회
8 댓글
1 추천

본문

"체계적이지 않은" HDL 개발자라는 제목으로, 부족한 모든 면에 대한 핑계를 대고 시작합니다. 


꽤 오랫동안 비슷한 환경에서 작업할 때는 아주 단순한 방법으로 일을 했습니다. 
최근 협업때문에 다른 환경에서 작업을 하면서, 툴을 좀 더 잘 사용하려고 노력 중입니다. ㅎ. 

AP 나 복잡한 MCU 등 SW 적인 일이 많을 수록 SW 개발자의 환경과 닮아가는 것 같은데,
저는 밑바닥 개발자여서, 툴의 도움을 받는 정도로 행복해하고 있네요.

개발한당에서 HDL 개발자도 많이 만나면 좋겠습니다~.
다른 분들의 개발 환경도 궁금하네요... 

1. Vim 
    - 하늘이 내려준 툴입니다. 
    - plugin 몇가지와, 단축키 몇가지, vim 고유기능 몇가지면, 마법의 툴이 됩니다. 
    - plugin : nerdtree, taglist 는 필수
    - folding, file jump 정도면, 파일 오가는 것이 엄청 편해집니다.
    - ctrl E, ctrl Y 등, 사소하지만 유용한 기능이 많습니다. '이런 기능 있을까'라고 생각하신다면, 분명 있습니다. 
    - taglist + universal tags + systemverilog plugin

2. vscode
    - vscode 에 neovim 을 깔아서, native vim 으로 사용 가능합니다.
    - simulation 환경, RTL, TB 등 전체에 걸친 검색 에 주로 사용하고 있습니다. 

3. verdi
    - simulation 은 xcelium 을 돌리지만, 디버깅 등은 verdi 에서 합니다. 
    - source code 와 waveform 연계 등이 simvision 보다는 매끄럽네요. 
    - 복잡한 블럭 설계하시는 주위 몇 분도, verdi 가 디버깅에 훨씬 편하다고 하네요. 

4. beyondcompare
    - 코드 분석은 '비교' 를 쉽게 하는 것도 중요한 것 같습니다. 
    - 무료툴들도 있지만, diff 후에 코드 두 개를 align 해서 보여주는 것에서 beyondcompare 가 압승. 
    - $70 인데, 무조건 회사에 라이센스 요청해서 사용하세요. 

5. Confluence, JIRA
    - 요즘엔 어지간한 회사에서는 쓰는 것 같네요. 
    - confluence 의 개인용 페이지에 여러가지 정리하는데, 유용하네요. 

6. MSoffice, outlook, teams
    - 아무런 설정하지 않아도 서로 연결되어 있으니 편하네요. 

7. git, github
    - 예전에는 회사 서버에 zip 보관 형식으로 소스 관리했는데, git 사용하니  편하네요.
    - 하지만, 충돌나는 경우는 아직 조심스럽네요.ㅎ. 옛날에 제대로 말아먹은 트라우마가 있어서.. ㅠ. 


쓰고 보니, 평범한 환경이네요.
최근 vim 설정 몇가지로 만족감이 올라가서, 기분이 좋은 상태인가 봅니다. 

HDL 개발자들을 기다리며, 뻘글 남겨봅니다~. 

댓글 8

Realtime님의 댓글

제 대학원 때 주제가 HDL vs OpenCL 이었는데...
이런 ASIC / FPGA 쪽은 진짜 직장들 규모가 극과 극을 달리더군요.
잘 가면 초 대기업을 가거나 아니면 소규모 팹리스로 가거나... 중간이 없더라구요.
게다가 이쪽 엔지니어들은 학력 수준이.... 서포카 출신들이 즐비 하던....

암튼, NeoVim을 쓰신다면 아예 Astro Nvim을 쓰는 것도 좋은 것 같습니다.
기본기능은 다 설정 되어 나오고, 필요한 언어들을 위한 플러그인만 커뮤니티에서 찾아서 추가하면 되니 편하더라구요.

이미 가입하셨을 것 같긴한데, 디스코드에 한국 Vim 사용자 그룹이 있습니다.
https://discord.gg/T3CvnPqh

가랑비님의 댓글의 댓글

Vim 기능 찾아보는 재미가 쏠쏠하네요. 디스코드도 한번 가보겠습니다.. Astro nvim 도 알아봐야겠네요. 궁금해지네요 ㅎㅎ.

긴급휴무님의 댓글

안녕하세요.
verdi 그거 얼마나하나요? 비싼가요?
저는 초보수준이라 그냥 비바도 아니면 쿼터스 쓰네요. 거기에 내장된 코드 편집기는 집어던지고 싶긴 하지만요. 시뮬레이션은 제가 짤수 있는 디자인이 작은것 뿐이라서 대충만족하며 씁니다. verilog vhdl 섞여있어도 되는건 좋구요.
그리고... vhdl 쓰는사람한테 따로 해줄 말은 없으실까요? 저는 verilog 쓰다가 vhdl로 넘어가고 있는 중입니다. 말려주세요?

가랑비님의 댓글의 댓글

vhdl 쓰는데가 많이 줄어들었을텐대요. Verilog, sysyemverilog, verification 쪽으로 계속 보시는게 좋을 것 같습니다.
현업 칩설계에 사용하는 튤은 너무 비싸서 개인이 사용할 수 없습니다. 몇백 수준이 아니어서...
fpga에 나오는 툴도 좋습니다. verilator 나 icarus 가 유명하긴한데, fpga 툴에 있는 시뮬레이션 툴이 더 편할겁니다.
휴뮤님의 vhdl 전향은 아주아주 강하게 말립니다.

가랑비님의 댓글의 댓글

vhdl 을 써야만 하는 특정한 이유가 있을까요 ?
회사의 기존 코드가 vhdl 로 되어있다면, 유지보수 정도로만 익히시고,
testbench 확장이나 개인 공부는 verilog 로 하시는게 좋을 듯 싶습니다.

러시안블루님의 댓글의 댓글

verdi는 Synopsys라고 하는 반도체 개발에 관련된 가장 큰 EDA 기업에서 제공하는 툴입니다.
verilog를 사용하시다가 vhdl로 넘어가는 이유가 있으시겠지만, 검증 때문이라면, system verilog와 uvm를 파보시길 권장드립니다. uvm 기반으로 검증하는 상급 엔지니어는 국내외 할 것 같이 갈 곳도 많고, 샐러리도 높습니다.

에헤라디야님의 댓글

저보다 더 밑바닥(low level :)) 개발자이시군요. 저는 펌웨어 개발로 밥벌이하고 있습니다. 그러다보니 베렐로그하는 분들과도 친합니다. 농담삼아 제가 "나는 코드를 보면 메모리에서 변화하는 숫자가 보여"라고 말하면 베렐로그 하는 친구는 "나는 코드를 보면 움직이는 웨이브폼이 보여"라고 말하죠..ㅎㅎㅎ
전체 139 / 1 페이지
전체 검색