로그인
회원가입
정보찾기

자유게시판

최신 메모리,CPU공정에 대해 이해할 수 없는 이야기

알림
|
X
no_profile lache 218.♡.103.95
2024.11.04 22:37
1,690
15
0
글쓰기

메모리나 CPU의 최신공정의 핵심은 선폭이 줄어드는 겁니다.


마이크로 선폭의 시절이 지나 지금은 나노의 시대로 왔고, 요즘은 3~4나노 공정을 이야기합니다.


그런데 이 분야에 대해 문외한이긴 하지만 최신공정을 이용한 새로운 메모리,CPU, AP등에 대해 이야기 할 때

전성비, 발열에 대해서 이야기하는 걸 들으면 언뜻 이해하기가 힘듭니다.


10n 공정에서 발전된 최신 3나노 공정을 적용했으니 전성비와 발열이 좋아질 것을 기대한다?


상식적으로 생각해보면 선폭이 줄었으니 저항이 커질것이고 저항이 커진만큼 전성비도 발열도 나빠지는 게 

당연한 거 아닌가? 싶은데 말입니다.


공정 선폭이 줄면 줄수록 물론 집적도는 올라가겠지만 선폭이 준만큼 저항도 늘고 회로의 길이가 늘어나니 또 이걸로 인해서 저항이 늘거고, 그러니 당연히 전성비도 나빠지고 발열도 나빠지고...


그런 부분을 어떻게 설계적으로 저전력 설계를 한다든가 저항이 개선된 새로운 물성을 도입해서 잡을 것인가가 관건이 아닐까 싶은데 말입니다.


문득 그런 생각이 드네요.


(추가) 여러 수준 높은 댓글들에 감사 드립니다. 제가 문외한이라 다 이해는 못하겠지만 미세공정이라는 부분이 동작소자의 미세화를 통해서 동작전압 자체를 낮춰서 저전력을 달성한다 정도로 가늠되네요.


반도체 기초교양책이라도 하나 구해서 봐야겠습니다.

댓글 15 / 1 페이지
1월1일생 (118.♡.108.29)
어제 22:39
외계인, 외계인
no_profile lache (218.♡.103.95)
어제 22:42
@1월1일생님에게 답글 삼체인 정도 되면 모를까 물리법칙을 거스를 정도라서 웬만한 외계인으로도 힘들지 않을까 싶긴 합니다.
Nalto (122.♡.32.25)
어제 22:42
Metal 배선을 하는 BEOL 만 따지면 그게 맞습니다.
그런데, 성능(?)은  BEOL 공정 외에도 FEOL 공정도 중요하고 이 쪽에서 많이 올려야 하죠.
FinFET 이니 GAA 하는 것들은 FEOL 공정 관계된 이야기예요.
기본적으로 동작 전압을 낮추면 성능이 올라가는데,  집적도를 올리면 전압을 낮출 수 있죠.
Nalto (122.♡.32.25)
어제 22:46
예전에는  단위면적당 Chip 생산량을 늘려서 칩당 원가를 줄이기 위해서(생산성 향상)  미세공정을 썼다면
최근에는 전 세대보다 높은 성능을 뽑아내기 위해서 미세화를 합니다. 제품원가는 더 올라갑니다.
Logic 공정은 이런데  메모리는 좀 애매하네요.
6K2KNI (121.♡.34.185)
어제 23:04
@Nalto님에게 답글 메모리는 기본적으로 복사붙여넣기 형태로 생겨서 도장찍기가 가능하기 때문에 멀티패터닝으로 미세화를 할 수 있는데
로직은 그럴만한 요소가 없어서 미세화하려면 그냥 쌩으로 좁고 깊게 파내야합니다.
Nalto (122.♡.32.25)
어제 23:12
@6K2KNI님에게 답글 제 답글에 대한 포인트를 잘못 잡으신 것 같은데요.
본문의 질문에 대한 답글이라  Logic 10nm 공정 -> Logic 3nm 공정으로 갔을 때의 차이를 이야기한 거라 메모리랑 관련 없는 이야기입니다.
성능 지표를 이해하기 쉬운 CPU Clock 으로 따지면  10nm 에서는 max speed 가 2Ghz 정도였다면,  4Ghz 짜리 CPU 를 만들기 위해서는 3nm 공정을 쓰지 않으면 안 된다.  라고 받아들이시면 될 거예요.
미세화로 인해서 chip size 가 작아지는 건  현재의 Logic 공정에서는  거의 부가 효과나 다름 없습니다.
6K2KNI (121.♡.34.185)
어제 23:14
@Nalto님에게 답글 누설전류 줄이고 전성비 올리려면 미세화 가야지요.
no_profile 아찌 (58.♡.154.25)
어제 22:49
저항만이 유일한 팩터는 아니라고 생각이 듭니다
선폭이 감소하면 동작에 필요한 전압이 감소하는 면도 있습니다
또한 소자간 거리가 줄어들어 전력소모도 감소시킬수가 있죠 트랜지스터도 작아지구요
Pazz (61.♡.23.207)
어제 22:51
미세화 -> 동작전압 감소 -> 동작전력 감소. 이게 젤 크죠. 그리고 동작 전력을 줄이기 위한 다양한 회로설계적 방법들이 있습니다.
참 미세화가 되면 동작하지 않을때 VDD-GND 로 흐르는 leakage (standby) current가 증가해요. 그래서 이걸 잘 막는것도 중요하죠. 암튼 복잡합니다 ㅎㅎ
finalsky (211.♡.19.212)
어제 22:53
반도체는 도선이 아니라 소자 잖아요. 선폭이 줄어들면 저항이 늘어나는 건 일반적인 도선의 상식인거구요. 맞나요?
HTTR (222.♡.176.229)
어제 23:02
10나노 이하부터는 5나노 3나노 이런게 진짜 선폭이 아니고 (EUV라도 에칭하는 선폭은 12나노 이상이랍니다) 그 정도로 선폭을 줄인 효과를 낸다는 마케팅 용어입니다.. 그 전에 선폭을 진짜로 줄이던 시절에는 게이트도 작게 만들어서 늘어난 저항보다 스위칭 에너지를 줄이는 효과로 고성능을 달성한거죠. 지금은 선을 곡선으로 만든다거나 게이트 모양새를 개선해서 (FinFET 이나 GAA등)  효율을 높이는거지 진짜로 선폭을 대폭 줄이지를 못합니다.. 이미 2나노면 실리콘 원자 10개 폭 정도 수준이거든요.
Nalto (122.♡.32.25)
어제 23:16
@HTTR님에게 답글 맞는 이야기지만  선폭도  마케팅 숫자만큼은 아니지만 꾸준히 줄이고는 있습니다.
6K2KNI (121.♡.34.185)
어제 23:10
FET에서 미세화가 된다는 것은 그만큼 GATE의 두께도 작아진다는 것이고
게이트 두께가 작아지면 낮은 전압으로도 전자가 흐를 수 있는 충분한 채널을 열어줄 수 있게 됩니다.
전압이 낮기 때문에 전자가 GATE를 넘어 채널로 흘러가버리는 일(누설전류)이 일어날 확률이 줄어들고
결과적으로 소비전류가 작아집니다.
no_profile 아이스라떼 (211.♡.199.185)
00:31
동작 전류는 주파수*전압*Loading cap 에 비례하는 값입니다.
미세화가 되면 cap이 줄어 충방전 전류가 감소해서 소비전력이 작아지고요.
저항이 커지더라도 전류가 줄어 오히려 소비전력이 감소하는 방향입니다.
동독도 (24.♡.104.192)
07:23
동작 전압이 내려가고요, 메탈 저항(시트저항)은 늘어 나지만, 작아진 소자들 때문에 거리가 짧아져 최종 저항은 크게 늘진 않고요.트랜지스터의 gate 캐패시터 같은게 줄어들어서 그럽니다. 하지만 최신 공정에선 동작전압이 거의 내려 가진 않고 있긴합니다.
글쓰기